（东文高压电源（天津）股份有限公司 300200）
摘要：PCB上信号速度高、端接元件的布局不正确或高速信号的错误布线都会引起信号完整性问题，从而可能使系统输出不正确的数据、电路工作不正常甚至完全不工作，如何在PCB板的设计过程中充分考虑信号完整性的因素，并采取有效的控制措施，已经成为当今PCB设计业界中的一个热门话题。
关键词：Altium Designer技术；PCB板设计；
今飞速发展的电子设计领域，信号频率的不断提高，印制电路板变小，布线密度加大都使得信号完整性问题越来越成为一个值得关注的问题。尤其是串扰和反射，常造成数字电路的误动作，从信号完整性的定义出发，介绍了信号完整性的主要问题，提出了解决串扰和反射的方法。
一、概述
Altium Designer是由Protel软件开放商Altium公司开发出的一体化电子产品设计软件，主要运行系统中，可以实现原理图设计、电路仿真、P C B绘制编辑、信号完整性分析等的高度融合，从而为设计人员提供全新的解决方案，提升电路设计的质量和效率。在实际应用中，A l t i u mDesigner的功能主要包括了PCB设计、原理图设计、嵌入式开发、3D PCB设计以及FPGA开发等。
二、Altium Designer在PCB板设计中的应用
1.电路原理图绘制。利用Altium Designer进行PCB板设计，基本流程包括新建工程、电路原理图绘制以及P C版设计，电路原理图绘制是开展电路设计的第一个环节，也是后续P C B设计的基础和前提，必须严格以依照相关流程进行操作，以保证电路原理图的准确性。从设计人员的角度，在对电路原理图进行绘制时，需要关注几个比较关键的问题：首先是元器件选择，如果无法在现有元件库中找到需要的元件，可以互联网现在最新的元件库文件，将其添加到软件中，或者新建在其中自行创建元件；其次是参数设置，在对元器件的参数进行设置时，不仅包括元件编号、型号及数值，还需要依照后续电路设计需求，设置仿真模型、封装等参数，封装的选择必须根据元件尺寸进行，为后续安装提供便利；然后是网络标号使用，在电路原理图绘制中，通常具备相同网络标号的对象会被认为具备电气连接关系，因此通过对网络标号的使用，能够减少电路连线，保证原理图清晰明了。不过在使用网络标号的过程中，应该将之与字符输入进行区分，在没有改变颜色设置的情况下，字符为深蓝色，网络标号则为暗红色；最后是优化设计，考虑到原理图尺寸闲置。可以将复杂的电路原理图分为多层次的简单设计任务，配合层次化设计，对电路原理图进行优化设计，方便识别和应用，在配合主原理图说明的情况下，还应该在不同原理图之间运用网络标号构建电气连接。
2.PCB设计。P①规则设置：在Altium Designer软件中存在的PCB规则包括了电气、布线、制造、布局等，每一项都可以分为多个自规则项，因此在进行PCB规则设置时，设计人员需要根据设计生产的需求，对布线层面、安全距离以及导线宽度等进行设置，如果对于参数没有特殊要求，则可以直接采用系统默认参数。②元件布局：P C B设计中，元件布局主要是针对P C B板上电子元件和配件的排列方式而言，在布局过程中，必须充分考虑元件特性、布局密度、散热性能、导线布设等的要去，首先设置与PCB板机械尺寸有关的固定位置元件，然后设置体积较大以及存在特殊要求的元件，最后在对电阻等一般元件进行放置。通常来讲，定位元件如PCB接口、电源插座等应该放在PCB板边缘位置，发热元件需要设置一定的散热空间，模拟电路和数字电路分隔开，避免信号串扰问题。③布线：布线同样是PCB板设计中一个非常关键的环节，一般会采用自动布线和手动布线相互结合的方式，先利用软件进行自动布线，配合手动调整来保证良好的布线效果。
在布线的过程中，需要尽量增加电源线和底线的宽度，为每个电路模块和集成芯片设置独立供电，减少共阻抗干扰问题。如果导线需要转折，应该采用钝角或者圆弧曲线，防止电路见信号的相互耦合。
3.不同工艺器件的端接技术。阻抗匹配与端接技术方案随着互联长度、电路中逻辑器件系列的不同，也会有所不同。只有针对具体情况，使用正确、适当的端接方法才能有效地减少信号反射。一般来说，对于一个CMOS工艺的驱动源，其输出阻抗值较稳定且接近传输线的阻抗值，因此对于CMOS器件使用串行端接技术就会获得较好的效果；而TTL工艺的驱动源在输出逻辑高电平和低电平时其输出阻抗有所不同，这时，使用并行戴维宁端接方案则是一个较好的策略；ECL器件一般都具有很低的输出阻抗，因此，在ECL电路的接收端使用一下拉端接电阻来吸收能量则是ECL电路的通用端接技术。当然上述方法也不是绝对的，具体电路上的差别、网络拓扑结构的选取、接收端的负载数量都是可以影响端接策略的因素，因此在高速电路中实施电路的端接方案时，需要根据具体情况来选取合适的端接方案，以获得最佳的端接效果。
4.信号完整性解决方法。信号完整性问题不是由某一单一因素引起的，而是板级设计中多种因素共同引起的，主要的信号完整性问题包括反射、振铃、地弹、串扰等，串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生不期望的电压噪声干扰。过大的串扰可能引起电路的误触发，导致系统无法正常工作。由于串扰大小与线间距成反比，与线平行长度成正比。串扰随电路负载的变化而变化，对于相同拓扑结构和布线情况，负载越大，串扰越大。串扰与信号频率成正比，在数字电路中，信号的边沿变化对串扰的影响最大，边沿变化越快，串扰越大。针对以上这些串扰的特性，在可能的情况下降低信号沿的变换速率通过在器件选型的时候，在满足设计规范的同时应尽量选择慢速的器件，并且避免不同种类的信号混合使用，因为快速变换的信号对慢变换的信号有潜在的串扰危险。容性耦合和感性耦合产生的串扰随受干扰线路负载阻抗的增大而增大，所以减小负载可以减小耦合干扰的影响。在布线条件许可的情况下，尽量减小相邻传输线间的平行长度或者增大可能发生容性耦合导线之间的距离，如采用3W原则(走线问距离间隔必须是单一走线宽度的3倍或两个走线问的距离间隔必须大于单一走线宽度的2倍)。更有效的做法是在导线间用地线隔离。在相邻的信号线间插入一根地线也可以有效减小容性串扰，这根地线需要每1／4波长就接人地层。感性耦合较难抑制，要尽量降低回路数量，减小回路面积，信号回路避免共用同一段导线。相邻两层的信号层走线应垂直，尽量避免平行走线，减少层间的串扰。表层只有一个参考层面，表层布线的耦合比中间层要强，因此，对串扰比较敏感的信号尽量布在内层。通过端接，使传输线的远端和近端、终端阻抗与传输线匹配，可大大减少串扰和反射干扰。串行端接是通过在尽量靠近源端的位置串行插入一个电阻到传输线中来实现，串行端接是匹配信号源的阻抗，所插入的串行电阻阻值加上驱动源的输出阻抗应大于等于传输线阻抗。这种策略通过使源端反射系数为零，从而抑制从负载反射回来的信号(负载端输入高阻，不吸收能量)再从源端反射回负载端。
总而言之，Altium Designer是当前国内PCB设计中应用最为广泛的一款辅助设计软件，通过熟练的应用，能够促进PCB板设计质量和设计效率的提高。在利用Altium Designer进行PCB板设计的过程中，需要严格遵循相应的流程，做好关键问题的处理工作，排除常见错误，保证设计的有效性和可靠性，以此来推动我国电子产品的稳健发展。
参考文献
[1]叶俊杰.Altium Designer技术在PCB板设计中的应用研究[J].电子质量,2017,(2):80.
[2]王剑锋.Altium Designer 10 PCB设计过程优化探讨[J].机电一体化,2018,21(6):65.
[3]朱耀国,朱朝霞,苪新芳.Altium Designer软件在印刷电路板设计中的应用[J].电子科技,2018,24(8):128.